Apellidos y nombre: ..... Grupo: ..... DNI: .....

Examen final – primera parte 1 (temas 2, 3, 4, 5, 6, 7, 8)


- Duración del examen: 2:00 horas.
- La solución de cada ejercicio se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en Atenea mañana.

Pregunta 1) (1 punto)
Cada fila de la tabla tiene 4 columnas con: el vector X de 8 bits, X expresado en hexadecimal, el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario, y el valor en decimal, Xs, que representa X interpretado como un número entero codificado en binario en Ca2. Completa todas las casillas vacías. Criterio de corrección: 0.25 puntos por fila correcta; 0.2 puntos por fila con 1 error; 0.1 puntos por fila con 2 errores; 0 puntos por fila con más de 2 errores. Mínimo 0.

X (binario)	X (hexadecimal)	X_u	X_s
1111 0000	0xF0	240	-16
0011 0011	0x33	51	51
1111 0100	0xF4	244	-12
0111 1111	0x7F	127	127


Pregunta 2) (1 punto)
Dada la siguiente tabla de verdad, sintetiza el circuito lógico combinacional que define la función lógica w como suma de minterms utilizando sólo puertas NOT, AND-2 y OR-2. Criterio de corrección: binario. Mínimo 0.

X	Y	Z	W
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



Apellidos y nombre: ..... Grupo: ..... DNI: .....


Pregunta 3) (1.5 puntos) Dado el esquema del circuito combinacional a bloques, donde los buses son de 8 bits, completad las columnas que faltan, para cada una de las tres filas (casos concretos de valores de las entradas). Los vectores de bits X, Y, W y Z se indican en hexadecimal. Las interpretaciones de los vectores de bits de las salidas W y Z (con subíndices u y s según se consideren números naturales o enteros) se deben expresar en decimal sin y con signo respectivamente).




	X	Y	Ca	Va	W	Wu	Ws	Bs	Vs	Z	Zu	Zs
a	1E	D6	0	0	F4	244	-12	1	0	48	72	72
b	FD	A9	1	0	A6	166	-90	0	0	54	84	84
c	53	AB	0	0	FE	254	-2	1	1	A8	168	-88

Criterio de corrección: Sea k el mínimo número de filas y/o columnas que cubren todas las casillas incorrectas. Si k==0: 1.5 puntos; Si k==1: 1 punto; Si k==2: 0,75 puntos. Si k>=3: 0 puntos

Pregunta 4) (2 puntos) Dado el siguiente CLS



a) (1 punto) Dibujad el grafo de estados del siguiente circuito secuencial. No olvidéis la leyenda.
Criterio de corrección: -0,25 por cada estado con errores. Un error puede estar en la salida o en cualquiera de las aristas que salen del nodo. Mínimo 0.



Apellidos y nombre: ..... Grupo: ..... DNI: .....

b) (0.5 puntos) ¿Cuál sería el camino crítico y el tiempo de propagación del CLS? Suponiendo los siguientes tiempos de propagación:

TP (**FA**) = 120 u.t. TP (**OR-2**) = 20 u.t.
TP (**Biestable**) = 100 u.t. TP (**MUX**) = 100 u.t.
TP (**Dec**) = 40 u.t. TP (**ROM**) = 50 u.t.
Las **entradas "x"** y **"y"** tardan 175 u.t. en estabilizarse.
La **salida w** debe estar estable 30 u.t. antes del final de ciclo y la salida t 75 u.t.
Criterio de corrección: binario


Camino crítico	Tiempo propagación
x/y – FA – FF0/1	175 + 120 = 295u.t.

c) (0.5 puntos) Si el CLS se hubiese implementado con una única ROM y un único multiplexor de buses (no hace falta haberlo resuelto para responder esta pregunta): ¿Cuántos biestables serían necesarios? ¿Cuántas palabras tendría la ROM? ¿cuántos bits por palabra? ¿Cuánto valdría E si el multiplexor de buses fuese un MUX-E-1? ¿Cuántos bits de anchura los buses del multiplexor de buses? (0.5 puntos). Criterio de corrección: binario

# biestables	# palabras ROM	# bits por palabra	E	# bits por bus
2	2^2 = 4	(2^2) * 2 + 2 = 10	4	2

Pregunta 5 (1.5 puntos)
Sea un PPE que calcula el n-ésimo término de la serie de Fibonacci. Dado un natural *n* **mayor que 1**, bus de entrada de datos, *D*, de 16 bits y otra señal de entrada, *Begin*, de un bit. El valor *n* se recibirá por el bus de datos en el mismo ciclo que *Begin* valga 1. El PPE tiene como señales de salida un bus de datos *W* de 16 bits y una señal *End* de un bit. Para mostrar el resultado, el PPE pone a 1 la señal *End* y, en el mismo ciclo, en el bus *W* se muestra el resultado. Una vez iniciado el cálculo, el PPE ignorará la señal *Begin* hasta el ciclo anterior a mostrar el resultado. Véase el grafo de estados incompleto de la Unidad de Control y el diseño completo de la UP del PPE. Podéis asumir que no habrá overflows en los cálculos. Se pide que completéis el grafo de estados de la UC, al que le faltan arcos y las etiquetas de los arcos así como el valor de las salidas en cada nodo, que se deben indicar en la tabla.
Criterio de corrección: 0.75 puntos del grafo, -0.25 por cada nodo incorrecto (aristas o etiqueta), 0.75 puntos de la tabla (-0.25 por cada fila con algún error). Mínimo 0.

Apellidos y nombre: ..... Grupo: ..... DNI: .....



	Mx1	Mx2	Ld1	Ld2	Ld3	End
S0	0	0	1	1	X	0
S1	X	X(0)*	0	0(1)*	1	0
S2	1	1	1	1	1	0
S3	0	0	1	1	X	1

* Dos soluciones para la tabla de salidas

Pregunta 6 (1 punto)
Indicad el valor que debe tener cada uno de los bits de la palabra de control de la UPG (sin subsistema de I/O ni memoria) para que realice, durante un ciclo, la acción concreta especificada mediante el mnemotécnico. Indicad con X las casillas cuyo valor no importe para la ejecución de la instrucción. En caso de que no se pueda realizar la acción, tachad toda la línea de señales.
Criterio de correción: -0.25 por cada fila con algún error. Mínimo 0.


Mnemotécnico	@A	@B	Rb/N	OP	F	In/ALU	@D	WrD	N(Hexa)
SHLI R3, R4, 2	100	XXX	0	00	111	0	011	1	0002
OUT R2 // CMPLTI R1, R2, 214	010	XXX	0	01	000	0	001	1	00D6
IN R1 // ADD R1, R2, 214	--	--	--	--	--	--	--	--	----
SUB -, R2, R5	010	101	1	00	101	X	XXX	0	XXXX

Apellidos y nombre: ..... Grupo: ..... DNI: .....

Pregunta 7 (2 puntos)
Dado el siguiente código en C (el código no tiene que hacer algo útil; los datos deben interpretarse como valores enteros):
Criterio de corrección: 1 punto por cada apartado, -0.15 cada instrucción errónea,
la instrucción también es errónea si algúna transición del nodo o la etiqueta es errónea). Mínimo 0.

```
R6 = R6 / 8;
while ( R1 > 336 ) {
        R1 = R1 – 5;
        R6 = R6 * 2 + R1;
}
if ( R6 > 1 ) {
        R6 = -R6;
}
R5 = R1 + R6;
```

a) (1 punto) Completad el fragmento de grafo de estados de la UC de propósito específico para que junto con la UPG formen un procesador que realice la funcionalidad descrita en el código. Indicad los arcos que faltan, las etiquetas de los arcos (z, !z, o nada) y completad las casillas de cada palabra de control que se especifica con mnemotécnicos a la derecha de cada nodo del grafo. Si es necesario, podéis utilizar R7 como registro temporal.



SHAI R6, R6, -3

CMPLEI -, R1, 336

ADDI R1, R1, -5

SHAI R6, R6, 1

ADD R6, R6, R1

CMPLEI -, R6, 1

MOVEI R7, 0

SUB R6, R7, R6

ADD R5, R1, R6

Apellidos y nombre: ..... Grupo: ..... DNI: .....

b) (1 punto) Completad el fragmento de programa en lenguaje ensamblador SISA para que el procesador formado por la unidad de control de propósito general (UCG) junto con la UPG realice la funcionalidad descrita en el código. Rellenad la parte que falta. No se pueden utilizar etiquetas para los saltos. R7 se ha utilizado como registro temporal

```
MOVI   R7,  -3
SHA    R6,  R6,  R7
MOVI   R7,  80
MOVHI  R7,  1
CMPLT  R7,  R7,  R1
BZ     R7,  5
MOVI   R7,  5
SUB    R1,  R1,  R7
ADD    R6,  R6,  R6
ADD    R6,  R6,  R1
BNZ    R7,  -9
MOVI   R7,  1
CMPLE  R7,  R6,  R7
BNZ    R7,  2
NOT    R7,  R6
ADDI   R6,  R7,  1
ADD    R5,  R1,  R6
```